| |
▼ひよひよさん：
>とはいえ、そろそろタイムリミット・・・。
>今週末は結婚式、来週は新婚旅行
改めておめでとうございま〜す。
で、新婚旅行中に気分をリフレッシュしてると気づくと言うオチに「秋■▲華 初回限定版1本」（ぉぃ
>ということで 4.3 の正式版は3月にずれ込む可能性ありということでご理解ください。
もともとPentiumMはIntel様のSpeedStepソフトウェアがありますのし、
K7より需要が少ないと思いますので、持ってない人間の僻みとしては、
安定したバージョンのリリースを期待します。
私はその間に、System Programming Guideの矛盾？について調べて見たいと思います。
（On reset … is clearedなのに、MSRの方は1でread-onlyなのか。
実はPentium4の倍率変更にもこいつを使うんじゃないかと予測しているもので…）
13.15. ENHANCED INTEL SPEEDSTEP TECHNOLOGY
Enhanced Intel SpeedStep Technology on the Pentium M processor efficiently
manages processor power consumption via performance state transitions.
Processor performance states are defined as discrete operating points
associated with different frequencies.
Enhanced Intel SpeedStep Technology on the Pentium M processor differs
from previous generations of Intel SpeedStep Technology in two basic ways:
• Centralization of the control mechanism and software interface in the
processor by using model-specific registers.
• Reduced hardware overhead; this permits more frequent performance state
transitions.
Previous generations of the Intel SpeedStep Technology require processors
to be a deep sleep state, holding off bus master transfers for the duration of
a performance state transition. Performance state transitions under the
Enhanced Intel SpeedStep Technology are discrete transitions to a new target frequency.
Support is indicated by CPUID, using ECX feature bit 07.
Enhanced Intel SpeedStep Technology is enabled by setting IA32_MISC_ENABLE MSR,
bit 16. On reset, bit 16 of IA32_MISC_ENABLE MSR is cleared.
Pentium M MSR 1A0H bit 16
Enhanced Intel SpeedStep technology Enable. (R/W)
1 = Enhanced Intel SpeedStep technology enabled
NOTE: On the Pentium M processor, this bit may be configured to be read-only.
|
|
- 05/2/16(水) 2:39 -
![[添付]](./image/clip_icon.gif){kind=icon}
